Ingeniero de Desarrollo UVM (Experto en Verificación)

Buscamos un ingeniero de desarrollo UVM (Metodología de verificación universal) experimentado con experiencia en herramientas de simulación como Cadence Xcelium (o similar), para unirse a nuestro equipo de verificación. El candidato ideal tendrá una sólida experiencia en la creación de entornos de verificación complejos utilizando UVM y en el impulso de la verificación de diseños digitales mediante simulación. Esta función es fundamental para garantizar la funcionalidad, el rendimiento y la confiabilidad de los diseños ASIC/SoC y FPGA en proyectos de vanguardia.

Nunca envíes tu información personal (DNI, foto,...), datos bancarios ni realices ningún pago para solicitar un empleo