En el Laboratorio de Sistemas Integrados de la Universidad Politécnica de Madrid
buscamos un investigador junior para desarrollar implementaciones de la Transformada
Rápida de Fourier (FFT) en FPGAs. Esta plaza está enfocada principalmente a la
implementación de las arquitecturas.
Funciones del puesto
- Diseño de arquitecturas digitales de la Transformada Rápida de Fourier.
- FUNCIÓN PRINCIPAL: Implementación de las arquitecturas en plataformas FPGA.
- Test de las arquitecturas.
Requisitos
- Grado Superior/Máster en Ingeniería de Telecomunicaciones/Electrónica.
- Experiencia investigadora de al menos 1 año.
- Experiencia en el diseño de arquitecturas digitales de la Transformada Rápida de
Fourier (FFT).
- Conocimiento avanzado de VHDL y MATLAB.
- Nivel alto de inglés y español.
Condiciones
- Jornada Completa de 37,5 horas/semana.
- Salario: 22. 000 - 30. 000 € b/a.
- Contrato fijo.
- Categoría Salarial: C1.
- Convenio Laboral de Universidades Públicas de Madrid.
- Lugar de trabajo: Escuela Técnica Superior de Ingenieros de Telecomunicación,
Madrid.
Nunca envíes tu información personal (DNI, foto,...), datos bancarios ni realices ningún pago para solicitar un empleo